- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
OBT-SPW-T是歐比特公司自主研制的遵循ECSS-E-ST-50-12C協(xié)議規(guī)范的航天設(shè)備間的高速數(shù)據(jù)總線的節(jié)點IP核。
產(chǎn)品描述 |
OBT-SPW-T可以嵌入在航天子系統(tǒng)中,將航天子系統(tǒng)中與SPW網(wǎng)絡(luò)連接,保證航天子系統(tǒng)之間高速、實時、確定、可靠地進行數(shù)據(jù)交換。
產(chǎn)品特性 |
圖1 OBT-SPW-T功能結(jié)構(gòu)框圖
1. 主要特征:
?遵循ECSS-E-ST-50-12C規(guī)范(兼容ECSS- E-50-12A);
?可提供雙向全雙工、串行的高速spw鏈路網(wǎng)絡(luò)接口(2-200Mbits/s),支持配置遠程存儲訪問(RMAP)功能;
?硬件邏輯實現(xiàn)物理層(PHY)、信號層、字符層、交換層以及數(shù)據(jù)包層協(xié)議;
?高性能的AMBA總線與主機間的數(shù)據(jù)傳輸;
?支持點對點的鏈路以及路由交換網(wǎng)絡(luò);
?物理層采用LVDS技術(shù),使SPW具有良好的EMC特性和更高的傳輸速率。
主要功能:
?配置管理:負責(zé)對SPW終端節(jié)點的功能控制寄存器、節(jié)點狀態(tài)寄存器、鏈路地址、時鐘分頻寄存器、直接存儲訪問(DMA)通道控制寄存器等進行參數(shù)配置;
?PHY:對接收到的采用DS(Data-Strobe)方式傳輸?shù)臄?shù)據(jù)進行恢復(fù);
?鏈路接口控制狀態(tài)機:處理SPW鏈路的交換層協(xié)議,實現(xiàn)鏈路的正常連接、鏈路錯誤檢測、鏈路斷路恢復(fù)連接等功能;
?數(shù)據(jù)接收器:對經(jīng)過PHY處理的數(shù)據(jù)進行進一步處理,實現(xiàn)信號層和字符層協(xié)議;
?遠程存儲訪問數(shù)接收器:接收遵守RMAP協(xié)議傳輸來的數(shù)據(jù);
?遠程存儲訪問數(shù)發(fā)送器:發(fā)送遵守RMAP協(xié)議的數(shù)據(jù);
?直接存儲訪問:實現(xiàn)數(shù)據(jù)與主機之間的直接交換;
?數(shù)據(jù)發(fā)送器:將數(shù)據(jù)轉(zhuǎn)換為DS模式進行發(fā)送,實現(xiàn)信號層和字符層協(xié)議。
實例應(yīng)用:
基于圖1中的結(jié)構(gòu),將主機接口替換為PCI接口,將直接存儲訪問替換為DPRAM,可以得到下圖2所示的應(yīng)用結(jié)構(gòu)。該方案為Orbita研發(fā)的基于PCI接口的Spacewire終端節(jié)點板卡EMBC1000-PCISPW。
圖2 EMBC1000-PCISPW功能結(jié)構(gòu)框圖
2. 資源利用情況
OBT-SPW-T資源評估(1路spw收發(fā)):
1路Spacewire收發(fā)消耗的資源,資源中的PLL為SpaceWire收發(fā)端模塊使用的倍頻時鐘。
Altera Cyclone III: LE: 3,433 Memory bits: 3,712 |
Xilinx Virtex2: Slices: 1,802 LUTs: 2,794 Memory bits: 3,712(Block RAMs: 2) Flip-Flops: 1,398 |
Xilinx Virtex5: Slices : 801 LUTs : 1,788 Memory bits : 3,712(18K Block RAMs: 2) Flip-Flops : 2,218 |
Actel ProASIC3: D-flip-flops(CORE) : 3,143 Memory bits : 3,712 (Block: 2) |
產(chǎn)品列表 |
# |
產(chǎn)品型號 |
產(chǎn)品描述 |
備注 |
1 |
OBTIP-SPW-T-F |
ASIC版本固核(ASIC網(wǎng)表) |
/ |
2 |
OBTIP-SPW-T-V |
FPGA版本固核(FPGA網(wǎng)表) |
/ |
3 |
OBTIP-SPW-T-S |
軟核(RTL源碼) |
/ |